


I. CMOS Driving Strength

Please measure the rising time(T_r) of example inverter in 3 different capacitive loadings, i.e. 10fF, 20fF, and 30fF.

capacitive loadings(F)	10f	20f	30f
Rising time(s)	391.6943p	743.6625p	1.1002n

● output voltage curve



Question

1. What do you observe as the difference in output rising time when altering the output load? Please explain it in detail.

透過 output voltage curve 可以觀察到當 capacitive loadings 越大, rising time 就越大。這是因為時間常數 τ 會決定電容的充電速度, 而 $\tau=R*C$ 和 C 成正比, 因此當 C 變大, τ 變大, 代表 v_{out} 從 0V 到 1.8V 的充電時間就越大, rising time 也因此越大。

如果從常態化延遲時間 d 來看, $d=f+p=g*h+p$ 。其中 g 為 effort delay、 p 為 parasitic delay 與負載無關, 而 h 為 fanout 其公式為

$$h = \frac{C_{load}}{C_{in}}$$

而 C_{in} 不變，因此延遲 d 只和 C_{load} 有關，並呈現正比的關係，當 C_{load} 越大， d 越大，rising time 就越大。

另一方面，如果從電容的公式來看

$$I = C * \frac{dV}{dt}$$

mos 的電流 I 由輸入電壓所控制，所以電流應該要維持一致， C 和 $\frac{dV}{dt}$ 成反比，

因此當電容值越大， $\frac{dV}{dt}$ 就越小，代表 v_{out} 對時間的斜率越小，rising time 越大。

2. How can the driving capability of an inverter be improved when the next stage's input capacitance is large? What is the side effect of your method?


● 方法一：增大 mos 的尺寸

當下一級輸入電容過大時，可以透過增加驅動能力 β 來降低傳輸時間。因為 $\beta = \mu * C_{ox} * \frac{W}{L}$ ，因此調整 $\frac{W}{L}$ 、增大 mos 的尺寸，可以提高輸出電流的能力，使驅動能力 β 增加，更快的充放電到下一級的輸入電容。

side effect

雖然增加 mos 的尺寸可以降低負載電容帶來的影響，但其副作用就是電路面積增加、本身的寄生電容會跟著變大，可能造成額外的延遲、電流增加而導致消耗功率增加等等。

● 方法二：選擇最佳級數



透過增加邏輯閘級數，並且每級逐漸增加驅動能力（例如上圖中反相器尺寸從 1 增大到 8、16 等），每一級可以逐步將信號放大到下一級，使得每個放大器只需處理部分的負載電容，而不是一下子驅動所有的負載電容，因此這樣的串聯設計可以降低延遲時間。

Side effect

因為增加更多的邏輯閘，因此會造成電路面積增大、功率增加等等。

3. Describe how you measure the average power, propagation delay, rise, and fall time. You should show your code, e.g. propagation delay: .meas tran tprop trig v(?) val='?' rise=? targ v(?) val='?' rise=?

- 方法一：利用 measure 得到，並在 .lis 檔中查看

◆ Hspice code

```
*** ----- ***
***      measurements      ***
*** ----- ***

.meas tran AVG_Ckt_Pwr AVG power
.meas tran avg_power avg power from=0.1ns to=60ns
.meas tran Iavg avg I(vd1) from=0.1ns to=60ns
.meas Pavg param='Iavg*supply'
.meas tran Imax max I(vd1) from=0.1ns to=60ns
.meas Pmax param='abs(Imax)*supply'

.meas tran tprop trig v(in) val='supply/2' rise=1
+targ v(out) val='supply/2' rise=1

.meas tran tr trig v(out) val=0.2V rise=1
+targ v(out) val=1.6V rise=1

.meas tran tf trig v(out) val=1.6V fall=1
+targ v(out) val=0.2V fall=1

***測量電路的平均功率
***在指定時間範圍（從0.1ns到60ns）內的平均功率
***在指定時間範圍（從0.1ns到60ns）內的平均電流
***通過將之前測得的平均電流 Iavg 與電源電壓 supply 相乘得到平均功率
***在指定時間範圍（從0.1ns到60ns）內的最大電流
***計算最大功率

***propagation delay

***0.2V上升到1.6V的rising time

***1.6V下降到0.2V的falling time
```

◆ .lis 檔

```

*****
vlsi lab1_inv

***** transient analysis tnom= 25.000 temp= 25.000 *****
avg_ckt_pwr= 8.9739u from= 0. to= 60.0000n
avg_power= 8.9889u from= 100.0000p to= 60.0000n
iavg= -5.1672u from= 100.0000p to= 60.0000n
pavg= -9.3010u
imax= 5.4940u at= 1.0150n
      from= 100.0000p to= 60.0000n
pmax= 9.8891u
tprop= 2.2085n targ= 3.2585n trig= 1.0500n
tr= 391.6943p targ= 3.4977n trig= 3.1060n
tf= 119.0896p targ= 1.1830n trig= 1.0639n

*****
vlsi lab1_inv


***** transient analysis tnom= 25.000 temp= 25.000 *****
avg_ckt_pwr= 17.2657u from= 0. to= 60.0000n
avg_power= 17.2945u from= 100.0000p to= 60.0000n
iavg= -9.7979u from= 100.0000p to= 60.0000n
pavg= -17.6362u
imax= 5.1118u at= 53.0216n
      from= 100.0000p to= 60.0000n
pmax= 9.2013u
tprop= 2.3854n targ= 3.4354n trig= 1.0500n
tr= 743.6625p targ= 3.8881n trig= 3.1445n
tf= 213.7589p targ= 1.2970n trig= 1.0832n

*****
vlsi lab1_inv


***** transient analysis tnom= 25.000 temp= 25.000 *****
avg_ckt_pwr= 24.7612u from= 0. to= 60.0000n
avg_power= 24.8026u from= 100.0000p to= 60.0000n
iavg= -14.3776u from= 100.0000p to= 60.0000n
pavg= -25.8798u
imax= 4.9604u at= 1.0150n
      from= 100.0000p to= 60.0000n
pmax= 8.9287u
tprop= 2.5301n targ= 3.5801n trig= 1.0500n
tr= 1.1002n targ= 4.2791n trig= 3.1788n
tf= 323.1359p targ= 1.4196n trig= 1.0965n

```

- 方法二：利用 wv 的 measure tool 中 rise/fall time 功能，可以測量出 rise/fall time
 - ◆ Measure tool 中 rise/fall time 功能



◆ Rise time



II. CMOS Transfer Characteristics

Fig 2.26(c) is an inverter operating at beta ratio 1. Please test the example inverter (output loading 10f) and find out the width ratio of the PMOS and NMOS when the inverter is working on this point C(both V_{in} and V_{out} are $V_{dd}/2$). Also, please demonstrate VTC of inverter with width ratio beta 2 and 0.5. Please display the DC transfer curve like Fig 2.26(c). (Hint: you can use the hspice command .dc)

Ratio beta	1	2	0.5
Width ratio	5	10	2.5

Questions:

1. Compare the results of beta 2, 0.5, and your finding width ratio, what do you observe? Is that the same as the beta ratio that textbook suggests, i.e. 2, for your decision in PMOS width? What is the main reason leading to this?

當 beta ratio=2 時，波形往右移，代表此時有比較強的 pmos 電晶體，臨界電壓比較大，輸出會比 $1.8/2=0.9V$ 還大；當 beta ratio=0.5 時，波形會往左移，代表此時 pmos 電晶體比較弱，有比較低的臨界電壓，因此輸出會比 $0.9V$ 還小。

課本認為當 $w_p = 2w$, $w_n = w$ 時 (width ratio=2), beta ratio = 1。這是因為 beta ratio 的公式為

$$\text{beta ratio} = \frac{\beta_p}{\beta_n} = \frac{\mu_p * C_{ox} * (\frac{W}{L})_p}{\mu_n * C_{ox} * (\frac{W}{L})_n} = \frac{\mu_p * (\frac{W}{L})_p}{\mu_n * (\frac{W}{L})_n}$$

課本假設 $\mu_n=2*\mu_p$ ，因此根據上述公式，在長度一致時， $w_p=2*w_n$ ，使 beta ratio=1。但在這裏，我測量到當 $V_{IN}=0.9V=V_{OUT}$ 時， $w_p=w_n*5$ ，換句話說，當 beta ratio=1 時，width ratio=5。

而之所以和課本假設不同是因為製程參數差異。在本次實驗中，我們使用的是 U18 製程，在下圖可以看到 nmos 的製程參數 μ_0 為

$0.03261361 \frac{m^2}{V \cdot s}$ ，pmos 的 μ_0 為 $0.00714601 \frac{m^2}{V \cdot s}$ ，此時 $\mu_n \approx 4.56 * \mu_p$ ，理論上

width ratio=4.56，使 beta ratio=1，和測量出來的 width ratio=5 差不多，而

[illegible]

2. Observe the current in Fig 2.26(d). What's the reason we want to keep the PMOS size to let the inverter work on this point C? (Hint: you can mention in these perspectives, power, speed, or noise margin)

從速度的角度來看，C 點能夠最快響應輸入變化。C 點具有最大的斜率，這意味著微小的輸入電壓會造成劇烈的輸出電壓變化，此時切換速度會很快（充放電速度快），因此電流會有最大值，在 Fig 2.26(d) 可以證明這一點。


從 noise margin 來看，當輸入在 C 點附近時，輸入的微小變化會產生明顯的輸出變化，這種高靈敏度有助於抑制小幅度的噪聲。電路能更有效地區分出高低電壓，從而減少因輸入端 noise 造成的錯誤切換。

從速度的角度來看，當 $\text{beata ratio}=1$ 時，可以提高反向器電路的性能，是因為當 $\text{beata ratio}=1$ 時，代表 pmos 和 nmos 的驅動能力相

等，意味著此時充放電的時間相等 ($t_{pdr}=t_{pdf}$)，同時也可以減少信號延遲的不對稱性，避免訊號失真。

從 power 的角度來看，兩者相等的驅動能力可能會導致在翻轉期間充放電的速度比較對稱；不對稱的驅動能力，可能會導致某一方有過大的電流，而造成不必要的功率消耗。

從 noise margin 角度來看，如下圖所示，可以看到當 beta ratio=1 時，VTC 的左右對稱性較好，代表 $NML=V_{IL}-V_{OL}$ 和 $NMH=V_{OH}-V_{IH}$ 最接近，noise margin 越大。





Beta ratio=0.5, 1, 2 時的 noise margin

因此，一般會選擇 beta ratio=1 的電路，並將工作點設在 C 點是因為可以減少功率消耗、速度較快且有比較大的 noise margin。

III. CMOS Logic Gate Design

- Schematic



- Hspice code

```

***-----***
***          power/input          ***
***-----***

VDD VDD GND supply
VA A GND pulse(0 supply 1ns 0.1ns 0.1ns 1.9ns 4ns)
VB B GND pulse(0 supply 1ns 0.1ns 0.1ns 3.9ns 8ns)
VSEL SEL GND pulse(0 supply 1ns 0.1ns 0.1ns 7.9ns 16ns)
VEN EN GND pulse(0 supply 1ns 0.1ns 0.1ns 15.9ns 32ns)

***-----***
***          circuit          ***
***-----***

XMUX A B SEL EN Y MUX
Cload y GND load

***-----***
***          sub-circuit          ***
***-----***


.subckt INV IN1 OUT1
mp OUT1 IN1 VDD VDD P_18_G2 l=0.18u w=wp
mn OUT1 IN1 GND GND N_18_G2 l=0.18u w=wn
.ends

.subckt TRI IN2 SEL1 SEL2 OUT2
mp1 1 IN2 VDD VDD P_18_G2 l=0.18u w=wp
mp2 OUT2 SEL2 1 VDD P_18_G2 l=0.18u w=wp
mn1 OUT2 SEL1 2 GND N_18_G2 l=0.18u w=wn
mn2 2 IN2 GND GND N_18_G2 l=0.18u w=wn
.ends

.subckt MUX A B SEL EN Y
XINV1 SEL SEL2 INV
XINV11 EN EN2 INV
XTRI1 A SEL2 SEL OUT1 TRI
XTRI2 B SEL SEL2 OUT1 TRI
XINV2 OUT1 OUT2 INV
XINV3 OUT2 OUT3 INV
XTRI3 OUT3 EN EN2 Y TRI
.ends

```


- 波形




Output waveform with at least nine different settings (three different output loading * three different MOS width) for the multiplexer. What do you observe?

- waveform with nine different settings (beta=0.5 1 2, cload=10 20 30fF)


1. Cload=10fF , beta ratio=0.5 1 2




2. Cload=20fF , beta ratio=0.5 1 2




3. Load=30fF , beta ratio=0.5 1 2




4. beta ratio=0.5, load=10 20 30fF



5. beta ratio=1 , load=10 20 30fF



6. beta ratio=2 , cload=10 20 30fF



● observation

1. 在 123 中（固定 cload）可以看到，當 beta ratio 增加時，falling time 上升，但 rising time 下降。這是因為 beta ratio 增加代表 pmos 的驅動能力增加，能夠驅動更多電流，使充電速度加快，rising time 減少；同時，beta ratio 增加也代表 nmos 的驅動能力降低，因此放電速度變慢，falling time 增加。
2. 在 456 中（固定 beta ratio）可以看到，當 cload 增加，不管是 falling time 還是 rising time 都增加，也代表其 propogation delay 隨 cload 增加而增加。這是因為 $d=g \cdot h + p$ ，其中因為固定 beta，g、p 不變，而 h 為 fanout，其公式為


$$h = \frac{cout}{cin}$$

其中 c_{in} 也不變，而 c_{out} 即為 c_{load} ，因此可以看到延遲 d 和 c_{load} 成正比， c_{load} 增加，延遲亦增加。

Questions:

1. Explain why there are glitches in MUX combinational circuit sometimes, and how to fix it. Is it harmful for your overall design?

之所以會有 glitch 是因為訊號延遲時間不一致導致的。如下圖，當 sel 從 0 切換到 1 時，從選擇 A 的輸入切換到選擇 B 的輸入。然而，這個切換並非瞬間完成，而是需要一些時間。這段時間內，MUX 的輸出端 C 會處於一個過渡期，可能短暫地變為不確定狀態 (glitch)。換句話說，glitch 可視為輸出訊號為了等待各路徑的訊號穩定，而引發短暫的錯誤窄脈波訊號。



要解決 glitch 的現象發生，可以由以下三個方式

1. 可以透過在輸出端加入電容或是濾波器的方式，將快速變化的 glitch 濾除，但有可能造成額外的延遲。
2. 利用 DFF，利用時鐘訊號將輸出 latch 起來，使輸出只有在輸入訊號穩定下才改變，而不會有不穩定的瞬態輸出。
3. 加入偶數個反相器，讓輸出邏輯為 VDD 或 0，而消除 glitch。

Glitch 對電路是有危害的，glitch 常會導致消耗大量不必要的功耗。除此之外，glitch 訊號還會產生錯誤的邏輯訊號，從而導致錯誤的輸出。

2. Explain how you decide MOSFETs' width with fixed channel length in your circuit (Hint: explain with mobility of PMOS NMOS, prove it with HSPICE)?


beta ratio 的公式為


$$\text{beta ratio} = \frac{\beta_p}{\beta_n} = \frac{u_p * Cox * (\frac{W}{L})_p}{u_n * Cox * (\frac{W}{L})_n} = \frac{u_p * (\frac{W}{L})_p}{u_n * (\frac{W}{L})_n}$$

可以看到 beta ratio 只會和 u_n 、 u_p 以及 mos 各自的寬長比有關。如果要找出 $\text{beta ratio}=1$ ，則透過調整 pmos 的寬長比，並在 VTC 找出當 $V_{IN}=V_{DD}/2$ 時， $V_{OUT}=V_{IN}=V_{DD}/2$ ，此時為 $\text{beta ratio}=1$ 的 width ratio。若要找尋其他 $\text{beta ratio}=n$ 的 width ratio，則 $\text{width ratio}=n * (\text{width ratio, when beta ratio}=1)$ ，例如：當 $\text{beta ratio}=1$ ， $\text{width ratio}=5$ ；當 $\text{beta ratio}=4$ ，則其 $\text{width ratio}=4*5=20$ 。

IV. Bonus

● Schematic





● Hspice code

```

***-----***
***      power/input      ***
***-----***

VDD VDD GND supply
VA A GND pulse(0 supply 1ns 0.1ns 0.1ns 0.9ns 2ns)
VB B GND pulse(0 supply 1ns 0.1ns 0.1ns 1.9ns 4ns)
VSEL SEL GND pulse(0 supply 1ns 0.1ns 0.1ns 3.9ns 8ns)
VEN EN GND pulse(0 supply 1ns 0.1ns 0.1ns 7.9ns 16ns)
Vclk clk GND pulse(0 supply 0ns 0.1ns 0.1ns 0.49ns 1ns)

***-----***
***      circuit      ***
***-----***

XMUX_SEQ A B SEL EN Q QB CLK CLKB MUX_SEQ
Cload Q GND load

```



```

***-----***
***      sub-circuit      ***
***-----***

.subckt INV IN1 OUT1
mp OUT1 IN1 VDD VDD P_18_G2 l=0.18u w=wp
mn OUT1 IN1 GND GND N_18_G2 l=0.18u w=wn
.ends

.subckt TRI IN2 SEL1 SELB OUT2
mp1 1 IN2 VDD VDD P_18_G2 l=0.18u w=wp
mp2 OUT2 SELB 1 VDD P_18_G2 l=0.18u w=wp
mn1 OUT2 SEL1 2 GND N_18_G2 l=0.18u w=wn
mn2 2 IN2 GND GND N_18_G2 l=0.18u w=wn
.ends

.subckt MUX A B SEL EN Y
XINV1 SEL SELB INV
XINV11 EN ENB INV
XTRI1 A SELB SEL OUT1 TRI
XTRI2 B SEL SELB OUT1 TRI
XINV2 OUT1 OUT2 INV
XINV3 OUT2 OUT3 INV
XTRI3 OUT3 EN ENB Y TRI
.ends

.subckt TRANSMISSION IN1 N P OUT1
mp OUT1 P IN1 VDD P_18_G2 l=0.18u w=wp
mn IN1 N OUT1 GND N_18_G2 l=0.18u w=wn
.ends


.subckt DFF D QB Q CLK
XINV1 CLK CLKB INV
XINV2 D OUT1 INV
XTRANS1 OUT1 CLKB CLK OUT2 TRANSMISSION
XINV22 OUT2 OUT3 INV
XTRI1 OUT3 CLK CLKB OUT2 TRI
XTRANS2 OUT3 CLK CLKB OUT4 TRANSMISSION
XINV3 OUT4 OUT5 INV
XINV4 OUT4 QB INV
XINV5 OUT5 Q INV
XTRI2 OUT5 CLKB CLK OUT4 TRI
.ends

.subckt MUX_SEQ A B SEL EN Y Q QB CLK
XMUX A B SEL EN Y MUX
XDFF Y QB Q CLK DFF
.ends

.end

```


● 波形




Output waveform with at least nine different settings (three different output loading * three different MOS width) for the multiplexer. What do you observe?

- waveform with nine different settings (beta=0.5 1 2, cload=10 20 30fF)


1. Clload=10fF , beta ratio=0.5 1 2




2. Clload=20fF , beta ratio=0.5 1 2




3. Load=30fF , beta ratio=0.5 1 2




4. beta ratio=0.5, cload=10 20 30fF



5. beta ratio=1 , cload=10 20 30fF



6. beta ratio=2 , cload=10 20 30fF



● observation

1. 在 123 中（固定 cload）可以看到，當 beta ratio 增加時，falling time 上升，但 rising time 下降。這是因為 beta ratio 增加代表 pmos 的驅動能力增加，能夠驅動更多電流，使充電速度加快，rising time 減少；同時，beta ratio 增加也代表 nmos 的驅動能力降低，因此放電速度變慢，falling time 增加。
2. 在 456 中（固定 beta ratio）可以看到，當 cload 增加，不管是 falling time 還是 rising time 都增加，也代表其 propogation delay 隨 cload 增加而增加。這是因為 $d=g \cdot h + p$ ，其中因為固定 beta，g、p 不變，而 h 為 fanout，其公式為

$$h = \frac{c_{out}}{c_{in}}$$

其中 c_{in} 也不變，而 c_{out} 即為 c_{load} ，因此可以看到延遲 d 和 c_{load} 成正比， c_{load} 增加，延遲亦增加。

->對於 rise/fall time，DFF 基本和 mux 的分佈一致，但加入 DFF 後，rise/fall time 相對於 mux 明顯都下降了，這是因為最佳級數的關係：透過增加邏輯閘級數，並且每級逐漸增加驅動能力，每一級可以逐步將信號放大到下一級，使得每個放大器只需處理部分的負載電容，而不是一下子驅動所有的負載電容，因此這樣的串聯設計可以降低延遲時間。

3. 相較於 mux，glitch 訊號的比例降低。

Summary of your structure

1. 透過實驗一可以知道，當 capacitive loadings 越大，rising time 就越大。這是因為時間常數 $\tau = R \cdot C$ 會決定電容的充電速度。我們可以透過增大 mos 的尺寸、選擇最佳級數等方式降低 rising time。
2. 透過實驗二可以知道，beta ratio 越大，VTC 會越往右移，代表 PMOS 的驅動能力越大。Beta ratio 只和 u_n 、 u_p 以及寬長比有關，其中 u_n 、 u_p 為製程參數，因此調整寬長比可以得到想要的 width ratio 和 beta ratio 值。除此之外，一般工作點會選擇操作在 VTC 中斜率最大處（C 點），因為此點能減少功率消耗、速度較快且有比較大的 noise margin。
3. 透過實驗三可以知道，當 beta ratio 越高，rising（falling）time 越低（高），並再次驗證 capacitive loadings 越高，rising /falling time 越大。Glitch 的出現是因為訊號延遲導致的，可以透過在輸出端加入電容、加入 DFF 或是偶數個反相器來降低 glitch。
4. 在 bonus 中可以知道，加入 DFF 後，rising/falling time 的分佈和 mux 差不多（beta ratio 越高，rising（falling）time 越低（高）； c_{load} 越大，rising /falling time 越大），但加入 DFF 後，整體的 rising/falling time 相較於 mux 來得低，這是因為選擇最佳級數的關係。除此之外，加入 DFF 後，glitch 降低。